Version Differences for VHDLでいこう!

(VHDLシミュレーター)
Line 29:
  :   シミュレーションを行うには[http://www.cliftonlabs.com/vhdl/warped.html warped]と[http://www.cliftonlabs.com/vhdl/tyvis.html tyVIS]が必要。    :   シミュレーションを行うには[http://www.cliftonlabs.com/vhdl/warped.html warped]と[http://www.cliftonlabs.com/vhdl/tyvis.html tyVIS]が必要。 
  :   商用サポートがあり、[http://www.cliftonlabs.com/index.html クリフトンラボ]と言う会社が提供しているが、フリーで入手できる。    :   商用サポートがあり、[http://www.cliftonlabs.com/index.html クリフトンラボ]と言う会社が提供しているが、フリーで入手できる。 
       
       
    + == VHDLの例文 ==  
    + <pre>  
    + library IEEE;  
    + use IEEE.std_logic_1164.all;  
    + use IEEE.numeric_std.all;  
    + entity counter is  
    + port(  
    + clk:in std_logic;  
    + rst:in std_logic;  
    + en:in std_logic;  
    + Qout:out std_logic_vector(4 downto 0);  
    + )  
    + end entity counter  
    + Architecture arc_counter of counter is  
    + signal qq:unsigned(4 downto 0);  
    + begin  
    + if rst=0 then  
    + Qout="0000";  
    + qq="0000";  
    + else if clk'event and clk=1 then  
    + Qout=(std_logic_vector)(qq+1);  
    + end if;  
    + end Architecture;  
       
    + </pre>